Date of Mailing: November 25, 2003

## NOTICE OF REJECTION

Application No: 2000-79344

Date of Notice: November 18, 2003

## **GROUND OF REJECTION**

- (1) This application shall be rejected based on Japanese Patent Law, Article 29, first paragraph.
- (2) This application shall be rejected based on Japanese Patent Law, Article 29, second paragraph.

#### NOTE:

JP-A-58-164258 (Document 1) teaches a formation of an area (well layer) separated in a shallow trench. The concentration of impurity in each epitaxial layer is a matter of design choice.

It is obvious to apply the process of stacking semiconductor layers of Document 1 to JP-A-03-82138 (Document 2).

# 拒絕理由通知書

特許出願の番号

特願2000-079344

紀案日

平成15年11月18日

特許庁審査官

岡 和久

7514 4M00

特許出願人代理人

伊藤 洋二(外 2名) 様

適用条文

第29条第1項、第29条第2項

この出願は、次の理由によって拒絶をすべきものである。これについて意見があれば、この通知書の発送の日から60日以内に意見書を提出して下さい。

## 理 由

- (1) この出願の下記の請求項に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明であるから、特許法第29条第1項第3号に該当し、特許を受けることができない。
- (2) この出願の下記の請求項に係る発明は、その出願前日本国内又は外国に おいて頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆 に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野に おける通常の知識を有する者が容易に発明をすることができたものであるから、 特許法第29条第2項の規定により特許を受けることができない。

記(引用文献等については引用文献等一覧参照)

- · 請求項1、9、10、11、12
- · 理由 1、2
- 引用文献等 1
- ・備考

引用例1において、浅いトレンチ(本願の第2トレンチに相当)内に分離された領域(同ウエル層)が形成されている。

各エピタキシャル層の不純物濃度は、必要に応じて適宜選定しうるものである

- · 請求項15、16、17、18
- : 理由 2
- 引用文献等 1、2



· 備考

引用例1に記載の半導体層を積層する工程を、引用例2に適用することは容易 である。各エピタキシャル層の不純物濃度等は、必要に応じて適宜選定しうるも のである。

引用文献等一覧

- 1) 特開昭58-164258号公報
- 2) 特開平03-082138号公報

## 先行技術文献調査結果の記録

- ・調査した分野 IPC第7版 H01L29/78
- この先行技術文献調査結果の記録は、拒絶理由を構成するものではない。

THIS PAGE BLANK (USPTO)

http://v3.espacenet.com/textdoc?PRT=yes&sf=n&FIRST=1&F=8&CY=ep&LG=en&PN=JP58164258&IDX=...

### MANUFACTURE OF SEMICONDUCTOR DEVICE

Patent number:

JP58164258

**Publication date:** 

1983-09-29

Inventor:

YASUDA SEIJI; others: 02

Applicant:

TOKYO SHIBAURA DENKI KK

Classification:

- international:

H01L27/08; H01L29/72


- european:

Application number: JP19820046269 19820325

Priority number(s):

#### Abstract of JP58164258

PURPOSE:To respectively provide high and low dielectric strength elements in deep and shallow recesses by superposing N<+> type, N type and N<-> type layers in the recesses of a P type Si substrate to bury to the main surface of the deep recess, and flatly polishing the surface. CONSTITUTION: Recesses 1s, 1d are formed on a P type Si substrate 1, and the recess 1d is formed deeply. N<+> type layer 2, N type layer 3 and N<-> type layer 4 are sequentially epitaxially formed. Then, the substrate is cut to the main surface level (AA' line), thereby forming an N type shallow island and N<-> type deep island. A bipolar transistor and other low dielectric strength element are formed in the shallow island, a high dielectric strength vertical power MOSFET is formed on the deep island, the elements are wired between them, and a protective film is formed. According to his configuration, the high and low dielectric strength elements can be readily formed as desired dimensions on one substrate.



# (19) 日本国特許庁 (JP)

①特許出願公開

# ⑫公開特許公報(A)

昭58-164258

f) Int. Cl.<sup>3</sup>H 01 L 27/0829/72

識別記号

庁内整理番号 7925-5F 7514-5F 砂公開 昭和58年(1983)9月29日

発明の数 1 審査請求 未請求

(全 4 頁)

分半導体装置の製造方法

创特

昭57—46269

22世

昭57(1982)3月25日

仍発 明 者 安田聖治

川崎市幸区小向東芝町1東京芝 浦電気株式会社トランジスタエ 場内

⑩発 明 者 米沢敏夫

川崎市幸区小向東芝町1東京芝

浦電気株式会社トランジスタエ 場内

⑫発 明 者 開俊一

川崎市幸区小向東芝町1東京芝 浦電気株式会社トランジスタエ 場内

⑪出 願 人 東京芝浦電気株式会社

川崎市幸区堀川町72番地

四代 理 人 弁理士 井上一男

明細

1. 発明の名称

半導体装置の製造方法

#### 2. 特許請求の範囲

1 導電型の半導体基板内にこの基板と反対導電 型になる高耐圧素子形成領域やよび低圧素子形成 領域とを形成しこれらの各領域に失べの業子を形 成する半導体装置の製造にあたり、半導体基板の 主面の低圧素子形成予定域と高耐圧素子形成予定 域とを凹に穿つとともにこの凹部を前者に比しせ 者を深く穿設したのち、半導体基板と逆導電型で 比較的低濃度の第1エピタキシャル層を禁配低圧 祟子形成予定域の凹部<del>幌</del>さよりは厚く高耐圧集子 形成予定域の凹部課さよりも薄く被着し、ついて 少くとも前記高耐圧素子形成部の凹部を半導体基 板の主面位まで埋める層厚で前記第1エピタキン ヤル層よりも低濃度の第2エピタキシャル層を削 記第1エピメキシャル層に積層させて被滑したの ち、半導体基板の主面位までラッピングを集して 平坦になし、各案子形成領域に失々の案子形成を 行なりととを特徴とする半導体装置の製造方法。

### 3. 発明の詳細な説明

## [発明の技術分野]

この発明は半導体装置の製造方法にかかり、将 に高計圧象子と低圧象子とを含む半導体装置の製 造方法の改良に関する。

#### [発明の技術的背景]

この発明にかかる半導体装置に出力用の高耐圧 製型 MOS PET に他の低電圧素子とともに回路を形成 する集積回路装置がある。高耐圧スイッチング用 デバイス、電力用デバイスとして製数 MOS PET がバイボーラ型のパワートランジスタに比してない。 なカイン・ランジスタによる。 があって多用を出力のよっため、緩発来の 一MOS PETを出力のよったがあり、 イポーラトランジスタで構たした回路とする。 はが期待される。 はが期待される。 はが期待される。 はが明ける。 はが明ける。 はかりの回路は通常の ボーラトランジスタを主体とした回路とする。

〔背景技術の問題点〕

特開昭58-164258(2)

数上の集積回路において、MOS PETをローチャンネル、パイポーラトランジスタをNPN型に構成する場合において、MOS PET 部の高耐圧化をはかるための基板部の高抵抗化と厚層化をはかればよいが、高抵抗で厚いエピタキシャル層を形成するととは技術的にかなり困難である上に素子の特性、特に導通時の抵抗(パイポーラトランジスタの場合にはコレクタ・エミンタ間飽和電圧(VCR (sat))が低くなり好ましくないなどの問題点がある。

#### 〔発明の目的〕

この発明は叙上の半導体装置に対する改良された製造方法を提供するものである。

#### [発明の概要]

この発明にかかる半導体装置の製造方法の類要は半導体基板の高耐圧素子形成予定域と低圧素子 形成予定域とに前者が課い凹部を夫々に形成し、 基板と反対導電型で比較的低濃度の第1エピタキ シャル層を後者の凹部を埋め基板の主面位に達す る層厚に被着し、ついて、さらに低濃度の第2エ

が何えば 15 Aca の役い凹部である。次にこの盖板 上に順次後度の異なる3層のN型エピタキシャル 層を形成する。第1のエピメキシャル層(2)はドー ピング装度 1×10<sup>19</sup>cm<sup>-1</sup> 程度、層厚 5 μm 程度で第 3 図に示すようになり、のちにNPNトランジスメ 部のコレクタ、 PBT 部の ドレイン電流のとり出 しに用いられる。女に、第2のエピメキシャル層 (3) は例えばドーピング装度 1×101 cm-\* 程度、胎 厚 15 Am 程度で第4因に示すようになり、低射圧 未子を形成する領域として用いられる。 なお、と の第2のエピタキシャル層は特許請求の範囲の第 1 エピタキシャル層に相当する。そして、前記技 い凹部(la)に対しては基板の主面位まで充填され る。 さらに、第3のエピタキシャル層(4)は第5図 に示すよりに例えばドーピング後度 1×10 ºcm -■ 程度、 層厚 35~40 Am 程度で深い凹部 (1d)を充填 する N<sup>-</sup> 層である。との第3のエピタキシャル層は **券許請求の範囲の第2エピタキシヤル層に相当す** る。この状態でエピタキシャル層の形成を終つた のち、エピタキシャル層の表面は基板の凹凸に応

ピタキシャル層を機層させて被増しかつ前者の凹部を基板の主面位まで組めたのち、基板の主面を 平坦にラッピンダを施し、各エピタキシャル層に 夫々の業子を形成することを特徴とする。

#### (発明の実施例)

この発明の方法によって形成される半導体素子の要部を解1因に示す。図において、(1)はP型の半導体基板(以降基板と略称する)で、この基板の一部のN型のエピタキシャル層にNPNトランジスタが形成され、前配N型のエピタキシャル層にパワー にさらに低機度のN<sup>-</sup>のエピタキシャル層にパワー MOS PBT が形成されている。

次に上記構造の半導体案子の製造方法の1 実施例につき第 2 図ないし第 7 図によつて説明する。一例として比抵抗 100 Ωcm 程度の P 型基板(1)の 1 主面にその案子形成予定域と化学的エッチングにより凹部 (1d)(1s)を形成する(第 2 図)。前配凹部 (1d)はパワー MOS PBT 部を形成するための深さが例えば 50 mm の深い凹部、また凹部 (1s)はパイポーラ・トランジスタ部を形成するための除さ

して凹凸になっている。これにラッピングを施して、基板の主面位(AAI 線)まで削つて平坦な面とする(第6因)。この状態ではP型の基板の表面にN型の投い品とが形成されてかり、投い品にペイポーラ・トランジスタをはしめとする低耐圧象子を、操い島に高耐圧の縦型パワーMOS PRTを形成し(第7因)、最後に必要な来子相互間の配線、パッシベーション膜の形成等を行なり。

なか、第1のエピタキシャル (N\*)層(2)は必らず しもエピタキシャル形成でなくとも、何えば前記 凹部をエンテング形成したのち高濃度に N\*を拡散 して形成してもよい。

#### (発明の効果)

この発明の方法によれば半導体素子を所望のデイメンジョンに形成することがきわめて容易に達成できるという顕著な利点がある。このため、半導体装置の低耐圧素子は通常の30~50 V の耐圧を有し、エピタキシャル層も1×101cm-1 和底の設度のものが使用できるので、コレクタ直列抵抗

を増大させるととなく形成できる。一方高耐圧パワー MOS PRT は 100~150 Vの耐圧を余裕をもつて維持できる上にオン抵抗も比較的低くかさえるともできる。

## 4. 図面の簡単な説明

第1図はとの発明にかかる半導体装置の断面図、 第2図ないし第7図はこの発明の1実施例の半導 体装置の製造方法を工程順に示すいずれも断面図 である。

1	半	導	体	×	板	(	P	)
•	•	~*		_	_	•		 •

1d 深い凹部

1. 浅い凹部


2 第1のエピタキシャル(N\*)層または拡散層

第2のエピタキシャル層 (N)層 (第1エピタキシャル層)


> 第3のエピタキシャル (NT)層 (第2エピタキシャル層)

代理人 弁理士 井 上 一 男


第 1 図









কর 3 ⊠




第 4 図



第 5 図



第 6 図



郭 7 図

